PATENT

PATENT

  • 서재우, 정진욱, 신영수, “Metal-less clock routing을 통한 low-track flip-flop layout,” Korea patent 10-2018-0000818, 2022년 2월.PDFpatent
  • Jae-Woo Seo and Youngsoo Shin, “Semiconductor device including a gate pitch and an interconnection line pitch and a method for manufacturing the same,” US patent 10593701B2, Mar. 2020.PDFpatent
  • 신영수, “고집적 반도체 칩의 열-전력 분석 방법 및 이를 저장하는 컴퓨터 판독 가능 기록 매체,” Korea patent 10-1914060, 2018년 10월.PDFpatent
  • 윤기원, 신영수, “스토캐스틱 컴퓨팅 기반의 에스엔지 및 이를 이용한 뉴로모픽 회로,” Korea patent 10-1914701, 2018년 10월.PDFpatent
  • 서재우, 정진욱, 신영수, “Mixed-height cell placement을 위한 glue logic과 이를 활용한 smaller height multi-bit flip-flop,” 출원 10-2018-0005928, 2018년 1월.PDFpatent
  • 서재우, 신영수, “스탠다드 셀 내의 금속 레이어를 배치 이후 라우팅 트랙에 정렬시키는 방법 및 그에 따른 레이아웃,” 출원 10-2017-0099161, 2017년 8월.PDFpatent
  • 신영수, 이건재, 조성호, 김대식, 양경훈, “웨어러블 디바이스 형태의 뉴로모픽 기기 및 상기 뉴로모픽 기기를 이용한 생체 정보 처리 방법,” 출원 10-2016-0067681, 2016년 5월.PDFpatent
  • 신영수, 김형옥, 서문준, 최정연, 이봉현, “파워 게이팅 회로 및 이를 포함하는 집적 회로,” Korea patent 10-1612298, 2016년 4월.PDFpatent
  • 서문준, 백돈규, 신인섭, 신영수, 김형옥, 오충기, 도경태, 전재한, 최정연, “게이트 지연시간 및 출력시간의 모델링 방법,” 출원 10-2012-0115554, 2012년 10월.PDFpatent
  • 백돈규, 신인섭, 백승훈, 신영수, “스트럭처드 주문형 반도체의 레이어 리소그래피 방법, 설계 방법 및 이에 사용되는 타일 마스크 셋,” Korea patent 10-1164787, 2012년 7월.PDFpatent
  • 궁재하, 한인학, 신영수, “집적 회로의 온도 예측 방법 및 이를 이용한 집적 회로의 플로어플래닝 방법,” Korea patent 10-1134440, 2012년 4월.PDFpatent
  • 서문준, 백승훈, 김재현, 신영수, “스트럭처드 주문형 반도체의 레이어 리소그래피 방법, 설계 방법 및 선택적으로 패터닝된 마스크 셋과 마스킹 마스크,” Korea patent 10-1020745, 2011년 3월.PDFpatent
  • 이혜인, 백승훈, 신영수, “펄스 래치를 사용하는 디지털 순차 회로의 속도 향상 방법 및 장치,” 출원 10-2010-0059184, 2010년 10월.PDFpatent
  • Byunghee Choi, Jun Seomun, Youngsoo Shin, Jung Yun Choi, and Hyosik Won, “Body biasing control circuit using lookup table and body biasing control method using same,” US patent 7616048, Nov. 2009.PDFpatent,  Korea patent 10-0817058, 2008년 3월.PDFpatent
  • 신영수, 서문준, “플립플롭 변환방법,” Korea patent 10-0901321, 2009년 6월.PDFpatent
  • 신영수, 서문준, “누설 전류를 감소시키는 비대칭 플립플롭,” Korea patent 10-0879509, 2009년 1월.PDFpatent
  • 신영수, 김형옥, “지그재그 파워 게이팅을 적용한 파워 네트워크 회로 및 이를 포함하는 반도체 장치,” Korea patent 10-0857826, 2008년 9월.PDFpatent
  • Youngsoo Shin and Hyung-Ock Kim, “Power network using standard cell, power gating cell, and semiconductor device using the power network,” US patent 7755396, Jul. 2010.PDFpatent , Korea patent 10-0780750, 2007년 11월.PDFpatent
  • Nagu Dhanwada, Youngsoo Shin, and Jingcao Hu, “Method of physical planning voltage islands for ASICs and System-on-Chip designs,” US patent 7296251 , Nov. 2007.PDFpatent
  • 김형옥, 신영수, 김혁, 어익수, “파워게이팅 회로를 구비한 반도체 집적회로 장치,” Korea patent 10-0703720, 2007년 3월.PDFpatent
  • 이정협, 신영수, “천이 수를 유지하는 내로우 버스 인코딩/디코딩 장치,” Korea patent 10-0657411, 2006년 12월.PDFpatent
  • 허세완, 김형옥, 신영수, 최정연, 원효식, “전원 전압 제어 및 파워 게이팅(power gating)을 이용한 누설 전류 감소 방법 및 그방법을 이용한 반도체 장치,” 출원 10-2006-0076366, 2006년 8월.PDFpatent
  • Takayasu Sakurai, Youngsoo Shin, Hiroshi Kawaguchi, Kazuo Aisaka, Keisuke Toyama, and Koichiro Ishibashi, “Power control device and method, and power control program,” Japan patent 3830133, May. 2003.PDFpatent
  • Youngsoo Shin, Kiyoung Choi, Byungho Min, and Young-Hoon Chang, “Bus encoding/decoding apparatus and method,” US patent 6489900, Dec. 2002.PDFpatent, Japan patent 2001-243049, Sep. 2001. Korea patent 10-0435215, 2004년 5월.PDFpatent