최근 생산되고 있는 VLSI 칩들은 매우 미세하고 (e.g. 현재 상용화된 Intel의 CPU Skylake는 14nm급 공정을 사용) 복잡하기 때문에 제작하기가 힘들다. 그렇기 때문에 디자이너들은 칩을 디자인할 때, 칩의 수율이 높아질 수 있도록 다양한 방법을 동원한다. 이를 design for manufacturability(DFM) 라고 한다. 칩을 생산했을 때 동작하지 않는 이유는 여러가지가 있는데, 대표적으로 다음과 같은 것들을 꼽을 수 있다: 인접한 두 standard cell(NAND2, INV, etc.) 사이에 short가 일어남 (그림 (a)), 인접한 두 metal wire 사이에 short가 일어남, via hole이 제대로 생성되지 않아 cell들 사이의 연결이 끊어짐 (그림 (c)). 위와 같은 현상들을 막기 위해 DFM 디자이너들은 다음과 같은 방법을 사용한다: short가 일어날 것 같은 두 standard cell 사이에 margin을 삽입 또는 standard cell을 뒤집어, short가 일어나지 않는 면끼리 만나게 함 (그림 (b)), short가 일어날 것 같은 metal wire pattern들을 미리 판별하여 routing시 이러한 pattern들을 피함, defect에 취약한 via 옆에 redundant via를 삽입하여 안정성을 높임 (그림 (d)). 이 외에도 수많은 DFM 방법들이 존재하며, 본 연구실에서는 최근 optical proximity correction(OPC), directed self-assembly lithography(DSAL), self-aligned double patterning(SADP) 등에 관련된 DFM 연구를 활발히 진행하고 있다.


Directed Self-Assembly Lithography

  Directed Self-Assembly 리소그래피(DSAL)는 10nm 이하의 미세공정에서 작은 contact(via) hole을 패터닝 할 수 있는 방법으로 주목 받고 있다. DSAL에서는 가까이 있는 contact hole들을 그림 (a)와 같이 contact cluster로 묶어 한번에 패터닝한다. 일반적인 광리소그래피 방법을 통해 guide pattern이라 불리는 큰 구멍(그림 (b))을 형성하고, 이를 block copolymer (BCP)로 채운 후 열을 가해 두 종류의 polymer가 저절로 정렬되어 작은 구멍을 형성하게 한다 (그림(c)). 그 후 polymer B만을 제거해 작은 크기의 contact hole을 얻는다 (그림 (d)). 이 과정에서 cluster가 크거나 복잡한 경우 올바른 contact hole을 얻을 수 없는 경우가 있는데, 이를 DSA defect이 생겼다고 한다. 우리 연구실에서는 DSA defect을 만드는 cluster를 판별하고, 이 정보를 이용해 회로 설계의 여러 과정(placement, redundant via insertion 등)에서 DSA defect이 생기지 않도록 하는 방법에 대해 연구하고 있다.



Self-Aligned Double Patterning

  Device가 작아지면서 기존 ArF를 이용한 Lithography 방법으로 Patterning 한계가 있고 EUV 또는 EBL 같은 Advanced Lithography의 개발은 미진한 상황에서 Self-Aligned Double Patterning (SADP) Process와 Litho-Etch-Litho-Etch (LELE) Process 같은 Multi-Patterning 방법이 Sub-10nm 이하 미세 공정에서 대안으로 활발히 적용되고 있다. Mask를 2번쓰는 LELE에 비교해서 3개의 Mask로 구성되는 SADP는 공정 Process가 많지만, 공정의 성숙도에 중요한 Layer Alignment 및 Patterning Resolution 측면에서 우수하다. SADP Process는 주로 Back-End-of-Line (BEOL)에 주로 적용이 되는데 Line Array로 구성된 Mandrel Pattern에 대해서 Line들의 Isolation을 위한 Cut mask가 적용되며, Wide Pattern 형성을 위한 Block Mask가 적용이 된다. SADP Process를 이용한 Metal Routing 개선, 복잡한 Cut Mask에 대한 Optimization, 및 Redundant Via Insertion에 관한 연구가 최근 학회 및 저널에 많이 게재되고 있다.